CPU WS

Weighted sum

Кодовое название "взвешенные суммы".

• В верхней части находится инвертирующий мультиплексор (IMUX)
• Чуть ниже два усиляющих инвертора для выходов out2/out3
• Ещё ниже 3 мультиплексора, 2 используются для входов out2/out3 и ещё один для выходного IMUX
• В самом низу находится селектирующая операция XNOR

Логические схемы

Отличия между двумя ячейками незначительные :

• Переставляется инвертор после in2/in3 мультиплексора
• Прямой/инвертированный вход in5 для out2/out3

Логика работы

Селектирующая операция XNOR определяет 2 поведения схемы.

WS1

x = XNOR (in4, in5)

if (x = 0):
out1 = !MUX (in1, in2, in3);
out2 = !in2;
out3 = !in3;

if (x = 1):
out1 = MUX (in1, in2, in3);
out2 = out3 = !in5;

WS2

x = XNOR(in4, in5);

if (x = 0):
out1 = MUX (in1, in2, in3);
out2 = !in2
out3 = !in3

if (x = 1):
out1 = !MUX (in1, in2, in3);
out2 = out3 = in5

Применение

Впервые встретились в схеме умножения матриц MDEC IDCT, где они образуют цепочку :

• WS1 и WS2 попеременно чередуются, для организации inverted carry-chain (трюк для уменьшения задержки распространения)
• На входы in4/in5 подаются