Difference between revisions of "Cpu Circuit MDEC"

From PSXDEV
Jump to: navigation, search
(Топология)
(Логическая схема)
Line 23: Line 23:
 
[[Файл:Circuit002 logic.png|1000px]]
 
[[Файл:Circuit002 logic.png|1000px]]
  
Тут находится очень большая паутина из FULL ADDER, HALF ADDER, D FLIP FLOP и PIPELINE. Возможно сложение или умножение матриц или векторов. Возможно это MDEC декомпрессия.
+
Есть очень большое подозрение что эта схема это элемент IDCT преобразования являющегося частью MDEC декомпрессии.
 +
 
 +
Обсуждение на форуме есть тут: http://board.psxdev.ru/topic/9/

Revision as of 17:12, 20 December 2013

Локатор

Файл:Circuit002 loc.jpg

Топология

Все связанные между собой элементы тут

Файл:Circuit002 topo.jpg

Уровень DFF'ok, которые приходят на управляющие пайплайны. Ими управляет свой собственный тактовый сигнал clk2. Всего 13 бит. Есть подозрение что это элемент ScaleTableMatrix участвующий в MDEC декомпрессии.

Файл:Circuit002 topo clk2.jpg

Уровень DFF'ок, которые приходят на вычислительную схему. Ими управляет свой собственный тактовый сигнал clk3. Всего 11 бит. Есть подозрение что это элемент RLE output участвующий в MDEC декомпрессии.

Файл:Circuit002 topo clk3.jpg

Логическая схема

1000px

Есть очень большое подозрение что эта схема это элемент IDCT преобразования являющегося частью MDEC декомпрессии.

Обсуждение на форуме есть тут: http://board.psxdev.ru/topic/9/