Difference between revisions of "Cpu Circuit MDEC"
From PSXDEV
(→Логическая схема) |
(→Топология) |
||
| Line 7: | Line 7: | ||
Все связанные между собой элементы тут | Все связанные между собой элементы тут | ||
| − | [[Файл:Circuit002 topo.jpg]] | + | [[Файл:Circuit002 topo.jpg|100px]] |
Уровень DFF'ok, которые приходят на управляющие пайплайны. Ими управляет свой собственный тактовый сигнал clk2. | Уровень DFF'ok, которые приходят на управляющие пайплайны. Ими управляет свой собственный тактовый сигнал clk2. | ||
Revision as of 15:59, 30 December 2013
Локатор
Топология
Все связанные между собой элементы тут
Уровень DFF'ok, которые приходят на управляющие пайплайны. Ими управляет свой собственный тактовый сигнал clk2. Всего 13 бит. Есть подозрение что это элемент ScaleTableMatrix участвующий в MDEC декомпрессии.
Уровень DFF'ок, которые приходят на вычислительную схему. Ими управляет свой собственный тактовый сигнал clk3. Всего 17 бит из которых 13 бит уходят куда-то отдельно.
Логическая схема
Есть очень большое подозрение что эта схема это элемент IDCT преобразования являющегося частью MDEC декомпрессии.
Обсуждение на форуме есть тут: http://board.psxdev.ru/topic/9/
