Revision as of 15:34, 12 January 2014

Схема MDEC IDCT.

Перемножает результат после RLE декодирования и Scale Table Matrix за 2 прохода.

Топология

Логическая схема

Схема представляет собой IDCT преобразование являющегося частью MDEC декомпрессии.

Преобразование осуществляется за 2 прохода: 1) На первом проходе осуществляется умножение результата RLE декомпрессии и Scale Table Matrix хранящейся в UNIT 00. Она хранится в виде 32 записей по 26 бит. После выхода данные попарно поступают на мультиплексоры где выбирается какие 13 бит использовать.

1000px

Входы:

- RLE вход: 12 бит
- Scale Table Matrix вход: 13 бит
- Сумма предыдущего этапа вычисления: 17 бит

Схема сразу умножает 2 входа и суммирует умножение с результатом предыдущего шага вычисления. 17 бит результата вновь подается на схему.

В конце вычисления старшие 13 бит результата сохраняются в UNIT 01, который, по всей видимости, представляет из себя двухпортовую память. то есть на вход и выход которой могут подаватся разные значения.

2) На втором проходе перемножается уже 13 бит результата первого прохода и 12 верхних бит Scale Table Matrix.

1000px

Входы: Результат первого прохода: 13 бит Scale Table Matrix вход: верхние 12 бит Сумма предыдущего этапа вычисления: 17 бит

Схема вновь умножает 2 входа и суммирует умножение с результатом предыдущего шага вычисления. 17 бит результата вновь подается на схему.

В конце вычисления старшие 10 бит результата передаются на дополнительное преобразование.

1000px

Обсуждение на форуме есть тут: http://board.psxdev.ru/topic/9/

Difference between revisions of "Cpu Circuit MDEC"

Revision as of 15:34, 12 January 2014

Топология

Логическая схема

Navigation menu

Personal tools

Namespaces

Variants

Views

Actions

Search

Navigation

Toolbox

@@ Line 13: / Line 13: @@
 = Логическая схема =
-PASS 1
+Схема представляет собой IDCT преобразование являющегося частью MDEC декомпрессии.
+Преобразование осуществляется за 2 прохода:
+) На первом проходе осуществляется умножение результата RLE декомпрессии и Scale Table Matrix хранящейся в UNIT 00. Она хранится в виде 32 записей по 26 бит. После выхода данные попарно поступают на мультиплексоры где выбирается какие 13 бит использовать.
 [[Файл:Circuit002 logic.jpg|1000px]]
-PASS 2
+Входы:
+ - RLE вход: 12 бит
+ - Scale Table Matrix вход: 13 бит
+ - Сумма предыдущего этапа вычисления: 17 бит
-[[Файл:Circuit002 logic2.jpg|1000px]]
+Схема сразу умножает 2 входа и суммирует умножение с результатом предыдущего шага вычисления. 17 бит результата вновь подается на схему.
-PASS 2 OUT
+В конце вычисления старшие 13 бит результата сохраняются в UNIT 01, который, по всей видимости, представляет из себя двухпортовую память. то есть на вход и выход которой могут подаватся разные значения.
-[[Файл:Circuit002 logic3.jpg|1000px]]
+) На втором проходе перемножается уже 13 бит результата первого прохода и 12 верхних бит Scale Table Matrix.
-Есть очень большое подозрение что эта схема это элемент IDCT преобразования являющегося частью MDEC декомпрессии.
+[[Файл:Circuit002 logic2.jpg|1000px]]
-Схема получает 3 входа:
+Входы:
+Результат первого прохода: 13 бит
+Scale Table Matrix вход: верхние 12 бит
+Сумма предыдущего этапа вычисления: 17 бит
-) Первый - 12 бит из непонятных далей, которые, возможно, представляют 6 бит данных, но переданных в прямом и инвертированном значении. По всей видимости это результат после RLE декомпрессии.
+Схема вновь умножает 2 входа и суммирует умножение с результатом предыдущего шага вычисления. 17 бит результата вновь подается на схему.
-) Второй - 13 бит одного поля из Scale Table Matrix. Она хранится в нулевом Юните в виде 32 записей по 26 бит. После выхода данные попарно поступают на мультиплексоры где выбирается какие 13 бит использовать.
+В конце вычисления старшие 10 бит результата передаются на дополнительное преобразование.
-) Третий - 17 бит результата вычислений этой схемы. которые через AND с неизвестным значением подаются вновь в эту схему.
+[[Файл:Circuit002 logic3.jpg|1000px]]
-Есть убеждение что это вычисление значения в результирующей ячейке, которое должно представлять собой сумму произведений соответствующих столбцов и рядов матриц. Видимо в схеме происходит перемножение первых двух входных значений и их суммирование к третьему.
-Результат всех этих вычислений 17битный, но только 13 бит этого результата сохраняются в первый юнит. Это единственный результат вычислений который покидает пределы схемы.
 Обсуждение на форуме есть тут: http://board.psxdev.ru/topic/9/