Difference between revisions of "CPU LEVEL TRIGGERED"

From PSXDEV
Jump to: navigation, search
(D latches)
 
Line 6: Line 6:
  
 
/DLATCH запоминает значение когда CLK=0, DLATCH запоминает значение когда CLK=1.
 
/DLATCH запоминает значение когда CLK=0, DLATCH запоминает значение когда CLK=1.
 +
 +
Если на входе "z" (отсоединен), то защелка не меняет своего значения. Такой способ позволяет сэкономить и не делать отдельный вход Enable.
  
 
Транзисторная схема на примере /DLATCH :
 
Транзисторная схема на примере /DLATCH :

Latest revision as of 16:42, 20 December 2019

Тут будут всякие level-triggered девайсы

D latches

Dlatches.jpg

/DLATCH запоминает значение когда CLK=0, DLATCH запоминает значение когда CLK=1.

Если на входе "z" (отсоединен), то защелка не меняет своего значения. Такой способ позволяет сэкономить и не делать отдельный вход Enable.

Транзисторная схема на примере /DLATCH :

D1.jpg

Flow на примере /DLATCH :

Ndlatch flow.jpg

При CLK=0 старое значение отсекается, а новое с входа in поступает на защелку. Там оно и хранится.

При CLK=1 значение на защелке циркулирует туда-сюда и поступает на выход.

Выход кстати не инвертированный (Q=in).

File:Dlatch circuit.tif

Защелка по CLK=1 отличается просто расположением боковых лапок.

NDLATCH logisim.jpg

RS