View source for Cpu Circuit MDEC

= Топология =

[[Файл:Circuit002 loc.jpg|500px]]

[[Файл:Circuit002 topo.jpg|1000px]]

= Логическая схема =

[[Файл:Circuit002 logic.jpg|1000px]]

Есть очень большое подозрение что эта схема это элемент IDCT преобразования являющегося частью MDEC декомпрессии.

Схема получает 3 входа:

1) Первый - 12 бит из непонятных далей, которые возможно представляют 6 бит данных, но переданных в прямом и инвертированном значении. По всей видимости это результат после RLE декомпрессии.

2) Второй - 13 бит одного поля из Scale Table Matrix. Она хранится в нулевом Юните в виде 32 записей по 26 бит. После выхода данные попарно поступают на мультиплексоры где выбирается какие 13 бит использовать.

3) Третий - 17 бит результата вычислений этой схемы. которые через AND с неизвестным значением подаются вновь в эту схему.

Есть убеждение что это вычисление значения в результирующей ячейке, которое должно представлять собой сумму произведений соответствующих столбцов и рядов матриц. Видимо в схеме происходит перемножение первых двух входных значений и их суммирование к третьему.

Результат всех этих вычислений 17битный, но только 13 бит этого результата сохраняются в первый юнит. Это единственный результат вычислений который покидает пределы схемы.

Обсуждение на форуме есть тут: http://board.psxdev.ru/topic/9/